PAT-NO:

JP404147071A

DOCUMENT-IDENTIFIER: JP 04147071 A

TITLE:

TEST CIRCUIT

PUBN-DATE:

May 20, 1992

INVENTOR-INFORMATION:

NAME

COUNTRY

NAKAMURA, YASUSHI

ASSIGNEE-INFORMATION:

NAME **COUNTRY**

NEC CORP N/A

APPL-NO:

JP02270946

APPL-DATE: October 9, 1990

INT-CL (IPC): G01R031/28

US-CL-CURRENT: 714/33

ABSTRACT:

PURPOSE: To optimally set an input dummy random test pattern to a test circuit to be tested by converting feedback conditions of each F/F output for determining test pattern generation of a linear feedback shift register by an external signal.

CONSTITUTION: A conversion circuit 101 is inserted between F/FYi (i = 1 to k) and an exclusive OR circuit 100, and a conversion format is set by a control terminal 102. Two conversion formats are available by X terminals 102 which are determined as necessary. An old feedback condition Ci of an F/FYi output is input to the circuit 101, while a new feedback condition C'i is input. The conversion format between the conditions is determined by a signal of the terminal 102. The number and location of transistors of the circuit 101 are selected so that such a pattern is generated that failure detection of a circuit to be tested is improved. Since the feedback condition can be thus changed by a signal from outside to the terminal 102, it is easy to set a plurality of test patterns thereby improving failure detectability.

COPYRIGHT: (C)1992, JPO& Japio

9日本国特許庁(JP) ⑩特許出願公開

◎ 公開特許公報(A) 平4-147071

@Int.Cl.5

識別記号

庁内整理番号

③公開 平成 4年(1992) 5月20日

G 01 R 31/28

6912-2G G 01 R 31/28

審査請求 未請求 請求項の数 1 (全4頁)

69発明の名称 テスト回路

> 20特 願 平2-270946 願 平2(1990)10月9日 229出

@発 明 者 中村 康 司

東京都港区芝5丁目7番1号 日本電気株式会社内

勿出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

個代 理 人 弁理士 熊谷 雄太郎

1. 発明の名称

テスト回路

2. 特許請求の範囲

半導体集積回路を試験する組み込み型テスト回 路において、カスケードに接続されたフリップフ ロップからなるシフトレジスタと、外部からのコ ントロール信号により前記シフトレジスタの各ビ ットの出力を被テスト回路に適応した信号に変換 する変換回路と、該変換回路の出力を入力する排 他ORゲート回路とを有することを特徴としたテス 下回路.

3. 発明の詳細な説明

産業上の利用分野

本発明は、テスト回路に関し、特に、被テスト 回路に入力するテストバターンが外部からのコン トロール信号により変えることができるテスト回 路に関する。

従来の技術

従来におけるこの種のテスト回路は、第3回に

示すように、カスケードにつながり、シフトレジ スタを構成するフリップフロップ Z_i (i = 1.2, ····、k)と、各フリップフロップZi(i=1, 2, ···· k) の出力の排他 OR 論理値をとる排他 ORゲート回路300 とを有し、排他ORゲート回路 300 の出力はシフトレジスタのフリップフロップ 21の入力に帰還するという構成が採られていた (リニアフィードバックシフトレジスタ構成)。

上記テスト回路が発生するテストバターンQu (i = 1 , 2 , ···· , k) は上記排他ORゲート回 路300 の構成により、一意的に決まる。

発明が解決しようとする課題

しかしながら、上述した従来のテスト回路は、 カスケードにつながったフリップフロップからな るシフトレジスタの各ビット出力が直接排他ORゲ ート回路に入力しているために、出力Q₁(i=1, 2 , …, k) に生成されるテストパターンはシ フトレジスタのピット数Kが固定の場合には排他 ORゲート回路構成、即ち帰遺条件 Ci (i = 1 . 2. ······,k)により一意的に決定してしまうため

に、発生テストパターン Q_1 (i=1 , 2 , ……・ k) の変更ができないという課題があった。

本発明は従来の上記実情に鑑みてなされたものであり、従って本発明の目的は、従来の技術に内在する上記課題を解決し、被テスト回路に入力する疑似ランダムテストパターンを被テスト回路に応じて最適に設定することを可能とした新規なテスト回路を提供することにある。

課題を解決するための手段

上記目的を達成する為に、本発明に係るテスローの路は、カスケートがされたであると、アフカの名と、カンフトを接めていると、アフカのの路によりで、出ていると、上記を接回路は、上記を接回路がは、といると、大力はないる。

実 施 例

次に本発明をその好ましい一実施例について図 面を参照して具体的に説明する.

C'a、C'ß、C'r) の変換形式はコントロール 竭子信号 a a 、 a ß、a r により決まる。

変換回路101 のトランジスタTra、Tril、Tri の数、配置方法は被テスト回路の故障検出を高め るようなパターンが発生できるように選ばれる。 トランジスタTra、Tril、Triが"オフ"のとき に、それぞれの出力 C'a、C'il、C'i が不定に ならないようにプルダウン抵抗 201、202 、 203 を 通してグランドにおとすという対策が探られている。

第 1 図のノード 1 (103) における論理値 X 。は 時刻 n の時には

$$X_n = \sum_{i=1}^n C_i X_{n-i}$$
 (sodulo 2) ·····(1)

式 (1) のように書くことができる。但し X a - 1 (i = 1, 2, ····, k) は時刻 n におけるフリップフロップ Y (i = 1, 2, ····, K) の論理値、C ' i は第 1 図の変換回路 101 の出力である新帰還条件である。

発明の効果

第1図は本発明の一実施例を示す回路ブロック 構成図である。

第1図を 照するに、第1図に示された本発明が第3図の従来例と異なる点は、変換回路101 がフリップフロップ Y₁(i = 1 . 2 . ···· . k) と排他 ORゲート回路 100 の間に挿入されていることである。変換回路 101 はコントロール増子102 により、変換形式が設定されるような構成になっている。いま、コントロール端子102 の本数がX 本(0≤X X とおりあることになる。 X の値は必要に応じて決めればよい。

第2回は第1回に示された変換回路101 の内部 構成例を示すものである。

第 2 図を参照するに、変換回路 101 には、第 1 図のフリップフロップ Y_L (i=1, 2, \cdots , k) の出力である旧帰遺条件 C a 、C β 、C τ ($1 \le a$ 、 β 、 $\gamma \le k$) が入力し、変換回路 101 から新帰遺条件 C a 、C b 、C f ($1 \le a$ 、 β 、 $\gamma \le k$) を出力する。(C a 、C β 、C γ) \rightarrow (

以上説明したように、本発明によれば、リニアフィードバックシフトレジスタのテストパター発生を決定する各フリップフロップの出力の帰還条件を外部からの信号により変換することにより帰還条件を変えられるので、複数のテストパターンのセットが容易となり、被テスト回路の故障検出率が高くなるという効果が得られる。

4. 図面の簡単な説明

第1図は本発明の一実施例を示すブロック構成 図、第2図は第1図に示された変換回路の具体的 回路構成図、第3図は従来のリニアフィードバッ クシフトレジスタを用いたテスト回路のブロック 図である

Y₁ (i = 1 , 2 , ···· , k) ··· フリップフロップ、Q₁ , Q₂ , ···· , Q_K ···· 出力、100 ··· 排他 OR ゲート 回路、101 ··· 変換回路、102 ··· コントロール 端子、103 ··· ノード 1 、C₁ 、C₂ , ···· , C_K ··· 旧帰選条件、C'₁、C'₂ , ···· , C'_K··· 新帰選条件、C₈、C₈ ···· , C₇ ··· 旧帰選条件、Tr₈, Tr₈


·····,Tгт··· MOS トランジスタ、C´α,C´β.···


·, C ′ ₇ ··· 新帰遺条件、 a ɛ, a ɛ, · · · · , a r · · · コントロール増子信号、 201 、 202 、 203 ··· プルダウン抵抗

5


 Z_1 (i=1 , 2 , ····, k) … フリップフロップ、 Q_1 、 Q_2 , ····, Q_K … 出力、300 … 排他 0R グート回路、 C_1 , C_2 , ····, C_K … 帰還条件

特許出願人 日本電気株式会社代理人 弁理士 熊谷雄太郎





第1図



第 3 図